```
T S1/5/1
```

1/5/1
DIALOG(R)File 351:Derwent WPI
(c) 2005 Thomson Derwent. All rts. reserv.

010932301 **Image available**
WPI Acc No: 1996-429251/199643
Related WPI Acc No: 2005-236639
XRPX Acc No: N96-361616

Flat panel display device for e.g. personal computer, word processor, video projector - has sequence controller to make every pixel data block orderly supplied to each data supply bus corresponding to each pixel block according to number of pixels present in each block

Patent Assignee: TOSHIBA KK (TOKE)
Inventor: ARAI T; KINOSHITA K; SHIMIZU K

Number of Countries: 004 Number of Patents: 004

Patent Family:

Kind Date Week Kind Date Applicat No Patent No A 19951025 199643 B Α 19960820 JP 95277942 JP 8211846 19961111 TW 95111421 19951028 199711 Α TW 290677 Α 19980623 US 95548615 Α 19951026 199832 ŬS 5771031 Α B1 20000715 KR 9538034 19951026 200131 KR 262226 A

Priority Applications (No Type Date): JP 94262122 A 19941026 Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 8211846 A 17 G09G-003/20 TW 290677 A G09G-003/36 US 5771031 A G09G-003/36 KR 262226 B1 G02F-001/133

Abstract (Basic): JP 8211846 A

he device has a display panel from which several pixels are arranged in matrix such that each line forms a horizontal pixel array. Several pixel drivers drive and divide the array into several pixel blocks. The data supply buses (SDL1,SDL2) are connected to each driver so that data for each pixel block can be supplied. The pixel data supplied from a data distribution circuit (DST) are orderly distributed by liq. crystal controller (16) to each data supply bus that corresponds to each pixel block.

The pixel data which are orderly supplied are divided as a pixel data block to make it correspond to the number of pixels present in each pixel block. A sequence controller (SC) makes each pixel data block supplied to each data supply bus that corresponds to each pixel block.

USE/ADVANTAGE - For active matrix LCD. Enables it to maintain required memory capacity of each pixel block in small scale.

Title Terms: FLAT; PANEL; DISPLAY; DEVICE; PERSON; COMPUTER; WORD;
PROCESSOR; VIDEO; PROJECT; SEQUENCE; CONTROL; PIXEL; DATA; BLOCK; ORDER;
SUPPLY; DATA; SUPPLY; BUS; CORRESPOND; PIXEL; BLOCK; ACCORD; NUMBER;
PIXEL; PRESENT; BLOCK

Index Terms/Additional Words: LIQUID; CRYSTAL; DISPLAY

Derwent Class: P81; P85; T04; U14

International Patent Class (Main): G02F-001/133; G09G-003/20; G09G-003/36

International Patent Class (Additional): G02F-001/133

File Segment: EPI; EngPI

?

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-211846

技術表示箇所

(43)公開日 平成8年(1996)8月20日


(51) Int.Cl. ⁶ G 0 9 G 3/20 G 0 2 F 1/133 G 0 9 G 3/36	MANY 11 1	内整理番号 17-5H	FI	技術表示固川
			審査請求	未請求 請求項の数20 OL (全 17 頁)
(21)出願番号	特願平7-277942		(71)出願人	株式会社東芝 神奈川県川崎市幸区堀川町72番地
(22)出願日	平成7年(1995)10月25	日	(72)発明者	
	特顧平6-262122 平6(1994)10月26日 日本(JP)		(72)発明者	芝電子エンジニアリング株式会社内
•			(72)発明者	
			(74)代理人	wh -tr

(54) 【発明の名称】 フラットパネル表示装置およびその駆動方法

(57)【要約】

【課題】各水平画素アレイのブロック駆動に必要なメモ リ容量を小規模にする。

【解決手段】複数の画素がマトリクス状に配列された表 示パネル3と、8画素プロックを駆動する8個のドライ パ部と、これらドライパ部が順番に接続されるデータ供 給パスSDL1,SDL2と、順次供給される画素デー タをデータ供給バスSDL1,SDL2に分配する液晶 コントローラ16とを設け、各々1画素プロック分の画 秦データを格納するメモリM1-M3を含むデータ分配 回路DST、並びに外部から順次供給される画素データ を画素データプロックとして区分し、2画素データプロ ックを2メモリに順次書込み、この書込中にこれら2メ モリに格納された2画素データブロックを並列的に読出 し、これら2画素データブロックを第1および第2デー 夕供給パスSDL1,SDL2のうちの対応するものに 供給させるシーケンスコントローラSCを液晶コントロ ーラ16に設ける。



【特許請求の範囲】

【請求項1】 複数の画素がマトリクス状に配列され各 行の画素が1水平画素アレイを構成する表示パネルと、 各水平画素アレイの画素を連続する複数の画素プロック に分割してそれぞれ駆動する複数のドライバ部と、これ らドライバ部が順番に接続されるM個のデータ供給バス と、外部から順次供給される画素データをM個のデータ 供給バスに分配する制御手段とを備え、前記制御手段は 各々一領域への書込中に他領域からの読出しが可能であ り、1プロックの画素に対応する画素データを格納する 複数のメモリ部を含み、これらメモリ部の合計メモリ容 量が1水平画素アレイ分の画素データを全て格納するた めのメモリ容量よりも少ないデータ分配回路、並びに外 部から順次供給される画素データを1画素プロックの画 素数に対応する数毎に画素データブロックとして区分 し、M個の画素データブロックを前記M個のメモリ部に 順次書込み、この書込中にこれらM個のメモリ部に格納 されたM個の画素データブロックを並列的に読出し、こ れらM個の画素データブロックを前記M個のデータ供給 パスのうちの対応するものにそれぞれ供給する制御を行 20 なう制御回路を有することを特徴とするフラットパネル 表示装置。

【請求項2】 前記複数のメモリ部の合計メモリ容量は 1水平画素アレイ分の画素データを全て格納するための メモリ容量の半分より少なく設定されることを特徴とす る請求項1に記載のフラットパネル表示装置。

【請求項3】 前記M個のデータ供給パスは第1および 第2データ供給バスで構成され、前記ドライバ部の数は 2の整数倍に等しく設定されることを特徴とする請求項 1に記載のフラットパネル表示装置。

【請求項4】 前記データ分配回路は、各々1画素プロ ックの画素数に対応する数の画素データを格納すること が可能なメモリ容量を持ち各画素データプロックを書込 むために1つずつ選択され連続した2画素データブロッ クを並列的に読出すために2つずつ選択される第1、第 2、および第3メモリ部を含み、前記制御回路は書込領 域と読出領域とをオーバーラップさせずに各画素データ プロックの全画素データを所定期間で前記第1, 第2お よび第3メモリ部のうちの1つに書込みながらこの所定 期間の2倍の期間で連続した2画素データを並列的に前 40 記第1, 第2, および第3メモリ部のうちの2つから読 出す制御を行なうシーケンスコントローラを有すること を特徴とする請求項3に記載のフラットパネル表示装

【請求項5】 各画素データは複数の色成分の階調をそ れぞれ表すカラー画素データであり、各ドライバ部は1 カラー画素データに対応して前記色成分数に等しい数の 画素を駆動するよう構成されることを特徴とする請求項 4に記載のフラットパネル表示装置。

される画素データを2つずつ2ワード画素データに変換 する変換手段を有し、各メモリ部のそれぞれの領域はこ の変換手段から順次供給される2ワード画素データを格 納するために1画素データのピット数の2倍に設定され

るワード長を持つことを特徴とする請求項4に記載のフ ラットパネル表示装置。

【請求項7】 前記データ分配回路は、各々1画素プロ ックの画素数に対応する数よりも少なくとも1だけ多い 数の画案データを格納することが可能なメモリ容量を持 ち各画素データプロックを書込むために1つずつ選択さ れ連続した2画素データプロックを並列的に読出すため に2つとも選択される第1および第2メモリ部を含み、 前記制御回路は書込領域と読出領域とをオーバーラップ させずに各画素データブロックの全画素データを所定期 間で第1および第2メモリ部のうちの1つに書込みなが らこの所定期間の2倍の期間で連続した2画素データを 並列的に第1および第2メモリ部から読出す制御を行な うシーケンスコントローラを有することを特徴とする請 求項3に記載のフラットパネル表示装置。

【請求項8】 各画素データは複数の色成分の階調をそ れぞれ表すカラー画素データであり、各ドライバ部は1 カラー画素データに対応して前記色成分数に等しい数の 画素を駆動するよう構成されることを特徴とする請求項 7に記載のフラットパネル表示装置。

【請求項9】 前記データ分配回路は外部から順次供給 される画素データを2つずつ2ワード画素データに変換 する変換手段を有し、各メモリ部のそれぞれの領域はこ の変換手段から順次供給される2ワード画素データを格 納するために1画素データのビット数の2倍に設定され 30 るワード長を持つことを特徴とする請求項7に記載のフ ラットパネル表示装置。

【請求項10】 複数の画素がマトリクス状に配列され 各行の画素が1水平画素アレイを構成する表示パネル と、各水平画素アレイの画素を分割して得られる第1お よび第2画素プロックをそれぞれ駆動する第1および第 2ドライバ部と、1水平画素アレイ分の画素データを前 記第1および第2駆動回路に分配する制御手段とを備 え、前記制御手段が合計メモリ容量が1水平画素アレイ 分の画素データ数に対応するメモリ容量よりも少ない複 数のメモリ領域を有し、一領域への書込中に他の領域か らの読出が可能なメモリ手段、並びに順次供給される画 素データを所定レートでこのメモリ手段に書込み、この 書込中に前記メモリ手段から前記第1および第2プロッ ク駆動回路に分配すべき画素データを並列的に読出し、 既に読出された画素データを格納する領域を書込み可能 とするように前記メモリ手段の書込領域および読出領域 を所定パターンで選択する制御回路を有することを特徴 とするフラットパネル表示装置。

【請求項11】 複数の画素がマトリクス状に配列され 【請求項6】 前記データ分配回路は外部から順次供給 50 各行の画素が1水平画素アレイを構成する表示パネル

と、各水平画素アレイの画素を分割して得られるM個の画素プロックをそれぞれ駆動するM個のドライバ部と、1水平画素アレイ分の画素データを前記M個のドライバ部に分配する制御手段とを備え、前記制御手段は合計メモリ容量が1水平画素アレイ分の画素データ数に対応するメモリ容量よりも少ない複数のメモリ領域を有し、一領域への書込中に他の領域からの読出が可能なメモリ手段、並びに順次供給される画素データをこのメモリ手段に書き込み、この書込中に前記メモリ手段から前記M個のドライバ部に分配すべき画素データを並列的に読出し、既に読出された画素データを格納する領域を書込み可能とするように前記メモリ手段の書込領域および説出領域を所定パターンで選択する制御回路を有することを特徴とするフラットパネル表示装置。

【請求項12】 複数の画素がマトリクス状に配列され 各行の画素が1水平画素アレイを構成する表示パネル と、各水平画素アレイの画素を連続する複数の画素プロ ックに分割してそれぞれ駆動する複数のドライバ部と、 これらドライバ部が順番に接続されるM個のデータ供給 パスと、外部から順次供給される画素データを前記M個 のデータ供給バスに分配する制御手段とを備え、前記制 御手段は各々一領域への書込中に他領域からの読出しが 可能であり、1プロックの画素に対応する画素データを 格納する複数のメモリ部を含み、これらメモリ部の合計 メモリ容量が1水平画素アレイ分の画素データを全て格 納するためのメモリ容量よりも少ないデータ分配回路を 有するフラットパネル表示装置の駆動方法において、外 部から順次供給される画素データを1画素プロックの画 素数に対応する数毎に画素データブロックとして区分す る第1ステップと、M個の画素データブロックを前記M 個のメモリ部に順次書込み、この書込中にこれらM個の メモリ部に格納されたM個の画素データブロックを並列 的に読出す第2ステップと、これらM個の画素データブ ロックを前記M個のデータ供給バスのうちの対応するも のにそれぞれ供給する第3ステップを備えることを特徴 とするフラットパネル表示装置の駆動方法。

【請求項13】 前記複数のメモリ部の合計メモリ容量は1水平画素アレイ分の画素データを全て格納するためのメモリ容量の半分より少なく設定されることを特徴とする請求項12に記載のフラットパネル表示装置の駆動 40 方法。

【請求項14】 前記M個のデータ供給バスは第1および第2データ供給バスで構成され、前記ドライバ部の数は2の整数倍に等しく設定されることを特徴とする請求項12に記載のフラットパネル表示装置の駆動方法。

【請求項15】 前記データ分配回路は、各々1画素ブロックの画素数に対応する数の画素データを格納することが可能なメモリ容量を持ち各画素データブロックを書込むために1つずつ選択され連続した2画素データブロックを並列的に読出すために2つずつ選択される第1、

4

第2、および第3メモリ部を含み、第2ステップは書込 領域と読出領域とをオーバーラップさせずに各画素デー タプロックの全画素データを所定期間で前記第1,第2 および第3メモリ部のうちの1つに書込みながらこの所 定期間の2倍の期間で連続した2画素データを並列的に 前記第1,第2,および第3メモリ部のうちの2つから 読出すサブステップを有することを特徴とする請求項1 4に記載のフラットパネル表示装置の駆動方法。

【請求項16】 各画素データは複数の色成分の階調を それぞれ表すカラー画素データであり、各ドライバ部は 1カラー画素データに対応して前記色成分数に等しい数 の画素を駆動するよう構成されることを特徴とする請求 項15に記載のフラットパネル表示装置の駆動方法。

【請求項17】 前記データ分配回路は外部から順次供給される画素データを2つずつ2ワード画素データに変換する変換手段を有し、各メモリ部のそれぞれの領域はこの変換手段から順次供給される2ワード画素データを格納するために1画素データのビット数の2倍に設定されるワード長を持つことを特徴とする請求項15に記載のフラットパネル表示装置の駆動方法。

【請求項18】 前記データ分配回路は、各々1画素ブロックの画素数に対応する数よりも少なくとも1だけ多い数の画素データを格納することが可能なメモリ容量を持ち各画素データブロックを書込むために1つずつ選択され連続した2画素データブロックを並列的に読出すために2つとも選択される第1および第2メモリ部を含み、前記第2ステップは書込領域と読出領域とをオーバーラップさせずに各画素データブロックの全画素データを所定期間で第1および第2メモリ部のうちの1つに書込みながらこの所定期間の2倍の期間で連続した2画素データを並列的に第1および第2メモリ部から読出すサブステップを有することを特徴とする請求項14に記載のフラットパネル表示装置の駆動方法。

【請求項19】 各画素データは複数の色成分の階調を それぞれ表すカラー画素データであり、各ドライバ部は 1カラー画素データに対応して前記色成分数に等しい数 の画素を駆動するよう構成されることを特徴とする請求 項18に記載のフラットパネル表示装置の駆動方法。

【請求項20】 前記データ分配回路は外部から順次供給される画素データを2つずつ2ワード画素データに変換する変換手段を有し、各メモリ部のそれぞれの領域はこの変換手段から順次供給される2ワード画素データを格納するために1画素データのビット数の2倍に設定されるワード長を持つことを特徴とする請求項18に記載のフラットパネル表示装置の駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般に複数の画素 がマトリクス状に配列されたフラットパネル表示装置お よびその駆動方法に関する。

50

[0002]

【従来の技術】近年、パーソナルコンピュータ、ワード プロセッサ、TV、ビデオプロジェクタ等の機器は一般 に薄型、軽量、低消費電力という特徴を持ち液晶ディス プレイ(LCD)に代表されるフラットパネル表示装置 を広く利用している。特にアクティブマトリクスLCD の研究開発は隣接画素間でクロストークのない良好な表 示画像の得られることから盛んである。一般的なアクテ ィプマトリクスLCDは、複数の画素がマトリクス状に 配列され各行の画素が1水平画素アレイを構成する表示 10 パネルと、各水平画素アレイの画素の光透過率をそれぞ れ制御するために設けられる複数の信号線を駆動する信 号線駆動回路とを備える。この信号線駆動回路は外部か ら順次供給される画素データを1水平走査期間毎にパラ レル形式に変換し、これにより得られる1水平画素アレ イ分の画素データをそれぞれアナログ電圧に変換し、こ れらアナログ電圧をそれぞれの信号線に供給する。

【0003】最近の傾向では、各水平画素アレイの画素 数がアクティブマトリクスLCDの解像度を高めるため に増大され、画素データのワード長が階調精度を高める 20 ために増大される。この画素数およびワード長を増大す るには、信号線駆動回路が画素データをより高速に処理 する必要がある。信号線駆動回路の処理速度が限界まで 高められてしまうと、1水平走査期間内に全信号線を駆 動することが困難になる。

【0004】この問題の解決策としては、各水平画素ア レイを分割したN(Nは2以上の整数)個の画素プロッ クを駆動するプロック駆動技術がある。この駆動技術で は、信号線駆動回路がこれら画素プロックに割り当てら れた信号線のグループをそれぞれ駆動するN個のドライ 30 パ部で構成され、2つのラインメモリがこれらドライバ 部に振り分けられる1水平画素アレイ分の画素データを 各々格納するために新規に設けられる。 1水平画素アレ イ分の画素データが各水平走査期間において一方のライ ンメモリに書込まれ、既に書込まれている1水平画素ア レイ分の画素データが他方のラインメモリから読出され る。この場合、それぞれの画素プロックに対応するドラ イバ部はこれらに振り分けられる画素データを処理する ために並列的に動作可能であるので、各ドライバ部の処 理速度を全信号線数に等しい数の画素データを順次処理 40 する場合の約1/Nに低減できる。

[0005]

【発明が解決しようとする課題】しかし、ブロック駆動 技術は2つのラインメモリを新規に必要とするという欠 点を持つ。これらラインメモリの各々は1水平画素アレ イ分の画素データを格納できるメモリ容量を持たなくて はならないため、このメモリ容量が上述の画素数および ワード長の増大に伴って増大する。さらに、これらライ ンメモリはメモリ容量の増大に際して高速なデータ転送

6 術を採用した場合、フラットパネル表示装置の製造コス

トが高くなるのを避けられなかった。

【0006】本発明の目的は、各水平画素アレイをプロ ック駆動するために必要なメモリ容量を小規模に維持で きるフラットパネル表示装置およびその駆動方法を提供 することにある。

[0007]

【課題を解決するための手段】本発明によれば、複数の 画素がマトリクス状に配列され各行の画案が1水平画案 アレイを構成する表示パネルと、各水平画素アレイの画 素を連続する複数の画素ブロックに分割してそれぞれ駆 動する複数のドライバ部と、各々これらドライバ部の少 なくとも1つに接続されるM個のデータ供給バスと、外 部から順次供給される画素データをM個のデータ供給バ スに分配する制御ユニットとを備え、この制御ユニット は各々一領域への書込中に他領域からの読出しが可能で あり、各々1画素プロック分の画素データを格納する複 数のメモリ部を含み、これらメモリ部の合計メモリ容量 が1水平画素アレイ分の画素データを全て格納するため のメモリ容量よりも少ないデータ分配回路、並びに外部 から順次供給される画素データを1画素ブロックの画素 数に対応する数毎に画素データブロックとして区分し、 M個の画素データプロックをM個のメモリ部に順次書込 み、この書込中にこれらM個のメモリ部に格納されたM 個の画素データプロックを並列的に読出し、これらM個 の画素データプロックをM個のデータ供給バスのうちの 対応するものにそれぞれ供給する制御を行なう制御回路 とを有するフラットパネル表示装置が提供される。

【0008】本発明によれば、さらに複数の画素がマト リクス状に配列され各行の画素が1水平画素アレイを構 成する表示パネルと、各水平画素アレイの画素を連続す る複数の画素プロックに分割してそれぞれ駆動する複数 のドライパ部と、各々これらドライパ部の少なくとも1 つに接続されるM個のデータ供給パスと、外部から順次 供給される画素データをM個のデータ供給パスに分配す る制御ユニットとを備え、この制御ユニットは各々一領 域への書込中に他領域からの読出しが可能であり、各々 1 画素プロック分の画素データを格納する複数のメモリ 部を含み、これらメモリ部の合計メモリ容量が1水平画 素アレイ分の画素データを全て格納するためのメモリ容 **量よりも少ないデータ分配回路を有するフラットパネル** 表示装置の駆動方法であって、外部から順次供給される 画素データを1画素プロックの画素数に対応する数毎に 画素データブロックとして区分するステップと、M個の 画素データブロックをM個のメモリ部に順次書込み、こ の書込中にこれらM個のメモリ部に格納されたM個の画 素データプロックを並列的に読出すステップと、これら M個の画素データブロックをM個のデータ供給パスのう ちの対応するものにそれぞれ供給するステップとを備え に耐え得る性能を要求される。従って、ブロック駆動技 50 るフラットパネル表示装置の駆動方法が提供される。

【0009】上述のフラットパネル表示装置およびその 駆動方法では、外部から順次供給される画素データが1 画素プロックの画素数に対応する数毎に画素データプロ ックとして区分され、M個の画素データブロックがM個 のメモリ部に順次書込まれ、この書込中にこれらM個の メモリ部に格納されたM個の画素データブロックが並列 的に読出され、これらM個の画素データブロックがM個 のデータ供給バスのうちの対応するものにそれぞれ供給 される。従って、複数のメモリ部の合計メモリ容量は1 水平画素アレイ分の画素データをすべて格納するために 必要なメモリ容量よりも少なくなる。さらに、このメモ リ容量は1水平画素アレイ分の画素データ数および画素 データのワード長に大きく依存しない。これは、メモリ 容量を維持しながらこれらデータ数およびワード長を増 大することを可能にする。この結果、フラットパネル表 示装置の製造コストが水平画素アレイのブロック駆動の ために上昇するのを防止できる。

[0010]

【発明の実施の形態】以下、本発明の第1実施例に係る フラットパネル表示装置を添付図面を参照して説明す る。このフラットパネル表示装置はノーマリホワイトモ ードで動作する光透過型のアクティブマトリクスLCD として製造される。

【0011】図1はこのフラットパネル表示装置の構成 を概略的に示し、図2は図1に示す液晶パネルの断面構 **造を示す。フラットパネル表示装置はカラー表示が可能** な液晶パネル3を備える。液晶パネル3には、対角14 インチの表示領域2が設けられる。この液晶パネル3は アレイ基板101と、対向基板301と、光変調層とし てアレイ基板101および対向基板103間に保持され 液晶組成物から構成される液晶層401と、偏光軸が互 いに直交するようにアレイ基板101および対向基板3 0 1 の外側表面に貼り付けられる偏光板PL 1 およびP L2とにより構成される。液晶パネル3はアレイ基板1 01および対向基板301の外周部にシール剤を付加 し、これらアレイ基板101および対向基板301を貼 り合わせ、アレイ基板101および対向基板301間に おいてシール剤によって囲まれたギャップに液晶組成物 を充填することにより形成される。

【0012】アレイ基板101はガラス基板SB1と、 このガラス基板SB1上にマトリクス状に配列される 6 00×2400個の画素電極151と、これら画素電極 151の行に沿ってそれぞれ形成される600本の走査 線113(Y1-Y600)と、これら画素電極151 の列に沿ってそれぞれ形成される2400本の信号線1 03 (X1-X2400) と、走査線113および信号 線103の交差点近くにそれぞれスイッチング素子とし て形成される600×2400個の薄膜トランジスタ (TFT) 121と、各々対応する行の画素電極151 にオーバーラップする領域を有し走査線113にほぼ平

行に形成される600本の蓄積容量線161と、画素電 極151のマトリクスアレイを全体的に覆う第1配向膜 OR1とを有する。TFT121は非晶質シリコン薄膜 を括性層として用いた逆スタガTFT構造を有する。画

素電極151はIndium Tin Oxide (ITO) から成る透 明導電膜である。蓄積容量線161と画素電極151と

は蓄積容量CSを構成する。

【0013】対向基板301はガラス基板SB2と、画 素電極151の周辺部をマスクするようガラス基板SB 2上に形成されるマトリクス遮光膜 SFと、このマトリ クス遮光膜SFから露出したガラス基板SB2上に形成 されるカラーフィルタFLと、画素電極151のマトリ クスアレイに対向する対向電極311と、この対向電極 311を全体的に覆う第2配向膜OR2とを有する。遮 光膜SFはTFT121に入射する光、信号線103と 画素電極151との間隙を通過する光、並びに走査線1 13と画素電極151との間隙を通過する光を遮光す る。カラーフィルタFLは各々対応する色成分の光を透 過する赤、緑、青のカラーストライプで構成され、これ らカラーストライプが画素電極151の行方向に繰り返 20 し並べられる。対向電極311は画素電極151と同様 にITOから成る透明導電膜である。第1配向膜OR1 および第2配向膜OR2は画素電極151および対向電 極311間に電位差がないときに液晶分子をツイストネ マチック(TN)配向させるために設けられる。各TF T121は走査線113のうちの1本に接続されるゲー ト、および信号線103のうちの1本と全画素電極15 1のうちの1個との間に接続されるソース・ドレインパ スを有する。画素電極151と対向電極311とは液晶 容量CLCを構成する。また、蓄積容量線161は対向 電極311に接続される。上述の液晶パネル3の表示領 域は各々800グループのRGB画素を含む600本の 水平画素アレイで構成され、各グループのRGB画素は 隣接する3個の画素電極151にそれぞれ対応する。ま た、表示装置の外形寸法を小さくするため、信号線10 3および走査線113はそれぞれ画素電極151の列お よび行方向において液晶パネル3の一端辺側にのみ引き 出されている。

【0014】(尚、上述の配向膜OR1およびOR2並 びに偏光板PL1およびPL2は、透明樹脂と液晶材料 とを混合した高分子分散型液晶を液晶組成物として用い る場合において不要である。)

このフラットパネル表示装置は、さらに信号線X1-X 2400を駆動する信号線駆動回路12と、走査線Y1 - Y600を駆動する走査線駆動回路14と、信号線駆 動回路12および走査線駆動回路14を制御する液晶コ ントローラ16とを備える。信号線駆動回路12は信号 線駆動回路基板 5 A および配線フィルムXF上に駆動部 ХТ1, ХТ2, …, ХТ8を形成するテープキャリア パッケージ (TCP) を有する。走査線駆動回路14は

50

走査線駆動回路基板5Bおよび配線フィルムXF上に駆 動部YT1、YT2、…、YT8を形成するテープキャ リアパッケージ (TCP) を有する。液晶コントローラ 16はプログラマブルロジックアレイから構築され制御 回路基板5℃上に配置される。液晶コントローラ16は 1水平走査期間あたり800個(=RGB画素のグルー プ数)の割合で外部から順次供給されるRGB画素デー タを受け取り、これらRGB画素データを様々な制御信 号と共に信号線駆動回路12に供給する。各RGB画素 データは赤、緑、青の色成分を表すR画素データ、G画 10 素データ、およびB画素データの組み合わせにより構成 される。R画素データ、G画素データ、およびB画素デ ータの各々は64 (=26) 階調で対応色成分を表示す るために6ピットのワード長を有する。このため、RG B画素データのワード長はこれらを合計した18ビット となる。様々な制御信号は1水平画素アレイ分のRGB 画素データの供給に先行して発生されるスタートパルス ST、この1水平画素アレイ分のRGB画素データの供 給完了に続いて発生されるロードパルスLD、および2 つのRGB画素データの供給毎に発生されるクロックパ 20 ルスCKを含む。このクロックパルスCKの周波数はは 36MHzのシステムクロック周波数の半分の18MH zに設定される。液晶コントローラ16はさらに102 4クロックの期間(=28μs)に等しい1水平走査期 間毎に走査線 Y1-Y600のうちの1本を選択するた めにクロックパルスおよびスタートパルスを含む制御信 号YSELを走査線駆動回路14に供給する。信号線駆 動回路12は液晶コントローラ16から1水平走査期間 毎に1水平画素アレイ分のRGB画素データを受け取 り、各RGB画素データに含まれるR画素データ、G画 30 素データ、およびB画素データをアナログ画素信号電圧 に変換し、これらを信号線X1-X2400に並列的に 供給する。走査線駆動回路14は液晶コントローラ16 からの制御信号YSELに基づいて走査線Y1-Y60 0を順次選択し、走査パルスを選択走査線に供給する。 各水平画素アレイに対応するTFT121は走査線Y1 -Y600のうちの対応する1本を介して供給される走 査パルスの立ち上がりに伴って導通し、信号線X1-X 2400を介して並列的に供給される画素信号電圧をこ の水平画素アレイの画素電極151にそれぞれ供給す る。液晶容量CLCおよび蓄積容量CSはこうして供給 される画素信号電圧によって充電される。これらTFT 121は走査パルスの立ち下がりに伴って非導通となる が、各画素電極151および対向電極311間の電位差 はこの後も液晶容量CLCおよび蓄積容量CSによって 保持され、これらTFT121が1フレーム期間後に再 び導通したときに更新される。

【0015】信号線駆動回路12のTCPは、画素電極 151のマトリクスアレイを行方向において8プロック に分割するよう配線フィルムXF上に直列に並べられ信 50 10

号線X1-X2400を300本ずつ駆動するドライバ部XT1, XT2, …, XT8を構成する。信号線X1-X2400はそれぞれ異方性導電膜を介してこれらドライバ部XT1-XT8の出力端に接続される。これらドライバ部XT1-XT8の入力端は信号線駆動回路基板5A上に形成される配線部に半田接続され、この配線部はさらに制御回路基板5C上に形成される液晶コントローラ16に半田接続される。

【0016】また、走査線駆動回路14のTCPは画素電極151のマトリクスアレイを列方向において4プロックに分割するよう配線フィルムYF上に直列に並べられ走査線Y1-Y600を150本ずつ駆動するドライバ部YT1, YT2, …, YT4を構成する。走査線Y1-Y600はそれぞれ異方性導電膜を介してこれらドライバ部YT1-YT4の出力端に接続される。これらドライバ部YT1-YT4の入力端は走査線駆動回路基板5B上に形成される配線部に半田接続され、この配線部はさらに制御回路基板5C上に形成される液晶コントローラ16に半田接続される。ドライバ部YT1-YT4の基本的構造は従来と同様である。

【0018】奇数ドライパ部XT1, XT3, …, XT 7のグループにおいて、全シフトレジスタ回路SRは直 列に接続される。すなわち、ドライバ部XT1のシフト レジスタ回路SRの初段は液晶コントローラ16から供 給されるスタートパルスSTを受け取るよう接続され、 このシフトレジスタ回路SRの最終段はドライバ部XT 3のシフトレジスタ回路SRの初段に接続され、このド ライバ部XT3のシフトレジスタ回路SRの最終段はド ライパ部XT5のシフトレジスタ回路SRの初段に接続 され、このドライバ部XT5のシフトレジスタ回路SR の最終段はドライバ部XT7のシフトレジスタ回路SR の初段に接続される。ドライバ部XT1, XT3, …, XT7のシフトレジスタ回路SRの各々は液晶コントロ **ーラ16から供給されるクロックパルスSTを受け取る** よう接続される。ドライパ部XT1, XT3, …, XT 7の選択回路SAはデータ供給パスSDL1に共通に接 続されると共にそれぞれドライバ部XT1, XT3, …, XT7のシフトレジスタ回路SRに接続される。ド ライパ部XT1, XT3, …, XT7のラッチ回路LA 1はドライパ部XT1, XT3, ···, XT7の選択回路 SAにそれぞれ接続される。ドライパ部XT1, XT

3, …, XT7のラッチ回路LA2は液晶コントローラ 1 6 から供給されるロードパルスLDを受け取るよう接 続されると共に、ドライバ部XT1, XT3, …, XT 7のラッチ回路LA1に接続される。ドライバ部XT 1, XT3, …, XT7のデジタルーアナログ変換器D /Aはドライバ部XT1,XT3,…,XT7のラッチ 回路LA2に接続されると共に、信号線X1-X30 0、信号線X601-X900、信号線X1201-X 1500、信号線X1801-X2100にそれぞれ接 続される。各シフトレジスタ回路SRはクロックパルス CKに応答してスタートパルスSTを順次後段にシフト する。各選択回路SAは対応シフトレジスタ回路SRの 各段からのスタートパルスSTに応答してデータ供給パ スSDL1から18ピットのRGB画素データSDを抽 出し、このRGB画素データに含まれる6ビットのR画 秦データ、6 ビットのG画素データ、および6 ビットの B画素データを対応ラッチ回路LA1に供給する。各ラ ッチ回路LA2はロードパルスLDに応答してラッチ回 路LA1からの300画素分の画素データをラッチし、 これらを対応デジタルーアナログ変換器D/Aに供給す る。各デジタルーアナログ変換器D/Aはこれら300 画素分の画素データをそれぞれ画素信号電圧に変換し、 対応する300本の信号線に供給する。

11

【0019】 偶数ドライバ部XT2, XT4, …, XT 8のグループにおいて、全シフトレジスタ回路SRは直 列に接続される。すなわち、ドライバ部XT2のシフト レジスタ回路SRの初段は液晶コントローラ16から供 給されるスタートパルスSTを受け取るよう接続され、 このシフトレジスタ回路SRの最終段はドライバ部XT 4のシフトレジスタ回路SRの初段に接続され、このド ライパ部XT4のシフトレジスタ回路SRの最終段はド ライバ部XT6のシフトレジスタ回路SRの初段に接続 され、このドライパ部XT6のシフトレジスタ回路SR の最終段はドライバ部XT8のシフトレジスタ回路SR の初段に接続される。さらにドライバ部XT2, XT 4, …, XT8のシフトレジスタ回路SRの各々は液晶 コントローラ16から供給されるクロックパルスCKを 受け取るよう接続される。ドライバ部XT2, XT4, …, XT8の選択回路SAはデータ供給バスSDL2に 共通に接続されると共にそれぞれドライバ部XT2,X T4, …, XT8のシフトレジスタ回路SRに接続され る。ドライパ部XT2, XT4, …, XT8のラッチ回 路LA1はドライバ部XT2, XT4, …, XT8の選 択回路SAにそれぞれ接続される。ドライパ部XT2, XT4, …, XT8のラッチ回路LA2は液晶コントロ **ーラ16から供給されるロードバルスLDを受け取るよ** う接続されると共に、ドライバ部XT2,XT4,…, XT8のラッチ回路LA1に接続される。ドライバ部X T2, XT4, …, XT8のデジタルーアナログ変換器 D/Aはドライパ部XT2, XT4, …, XT8のラッ 50 12

チ回路LA2に接続されると共に、信号線X301-X 600、信号線X901-X1200、信号線X150 1-X1800、信号線X2101-X2400にそれ ぞれ接続される。各シフトレジスタ回路SRはクロック パルスCKに応答してスタートパルスSTを順次後段に シフトする。各選択回路SAは対応シフトレジスタ回路 SRの各段からのスタートパルスSTに応答してデータ 供給パスSDL2から18ピットのRGB画素データS Dを抽出し、このRGB画素データに含まれる6ピット のR画素データ、6ビットのG画素データ、および6ビ ットのB画素データを対応ラッチ回路LA1に供給す る。各ラッチ回路LA2はロードパルスLDに応答して ラッチ回路LA1からの300画素分の画素データをラ ッチし、これらを対応デジタル-アナログ変換器D/A に供給する。各デジタルーアナログ変換器D/Aはこれ ら300画素分の画素データをそれぞれ画素信号電圧に 変換し、対応する300本の信号線に供給する。

【0020】図4に示すように、液晶コントローラ16は外部から順次供給されるRGB画素データSDをデータ供給パスSDL1およびSDL2に振り分けるデータ分配回路DSTと、このデータ分配回路DSTの動作を制御すると共に、走査線駆動回路14に供給される制御信号YSELおよび信号線駆動回路12に供給されるスタートパルスST、クロックパルスCK、およびロードパルスLD等の制御信号を発生するシーケンスコントローラSCとを有する。

【0021】データ分配回路DSTはセレクタWS、メ モリM1, M2, およびM3、並びにセレクタRSを有 する。セレクタWSはメモリM1,M2,およびM3の うちの1つを選択し、これに外部から順次供給されるR GB画素データSDを供給する。メモリM1-M3の各 々は100個の18ピットメモリ領域を持ち一メモリ領 域への書込中に他の一メモリ領域からの読出しが可能な 2ポートRAMとして形成される。上述のメモリ容量は ドライバ部XT1-XT8のうちの1個によって処理さ れることになる全RGB画素データSDを格納できるよ うに選定されている。メモリM1, M2, およびM3の 各々はセレクタWSから順次供給される100個のRG B画素データSDを1プロックとして格納する。 セレク タRSはメモリM1,M2,およびM3のうちの2つか ら並列的に読出される2プロックのRGB画素データS Dをデータ供給パスSDL1およびSDL2に振り分け

【0022】上述のセレクタWS、メモリM1-M3、 およびセレクタRSの動作を制御するため、シーケンス コントローラSCは書込制御信号WM1, WM2, およ びWM3、書込アドレス信号WADRS、読出制御信号 RM1, RM2, およびRM3、読出アドレス信号RA DRS、および制御信号S1およびS2を発生する。書 込制御信号WM1, WM2, およびWM3はセレクタW (8)

13

Sに共通に供給されると共にメモリM1, M2, および M3にそれぞれ供給される。書込アドレス信号WADR Sおよび読出アドレス信号RADRSはメモリM1, M 2. およびM3に共通に供給される。読出制御信号RM 1. RM2. およびRM3はメモリM1. M2. および M3にそれぞれ供給される。制御信号S1およびS2は セレクタRSに共通に供給される。

【0023】シーケンスコントローラSCはメモリM 1, M2, およびM3を1つずつ書込動作させるために 書込制御信号をWM1, WM2, WM3, WM1, WM 10 2, WM3…という順序で発生する。これにより、セレ クタWSはメモリM1, M2, およびM3を順番に選択 し、選択メモリに外部から順次供給されるRGB画素デ ータSDを供給する。書込制御信号WM1, WM2, お よびWM3は100個のRGB画素データSDの供給毎 に切り換えられる。選択メモリはセレクタWSから順次 供給されるRGB画素データSDを書込アドレス信号W ADRSによって指定される書込メモリ領域に格納す る。書込アドレス信号WADRSはRGB画素データS Dの供給レートに対応するサイクルで更新され、100 20 個のRGB画素データSDが第1番目から第100番目 までのメモリ領域にそれぞれ曹込まれる。さらにシーケ ンスコントローラSCはこうして書込動作が行われる一 方でメモリM1, M2, およびM3を2つずつ読出動作 させるために読出制御信号をRM1およびRM2, RM 3 およびRM1、RM2 およびRM3、RM1 およびR M2、RM3およびRM1、RM2およびRM3…とい う順序で発生する。これら2メモリの各々は読出アドレ ス信号RADRSによって指定される読出メモリ領域か らRGB画素データSDを読出し、これをセレクタRS に供給する。読出アドレス信号RADRSはRGB画素 データSDの供給レートの約半分に対応するサイクルで 更新され、100個のRGB画素データSDが第1番目 から第100番目までのメモリ領域から順次読出され る。セレクタRSは制御信号S1およびS2の制御によ りメモリM1-M3のうちの2つから並列的に読出され る2プロックのRGB画素データSDをこれらが供給さ れるべき奇数ドライバ部および偶数ドライバ部に対応す るデータ供給パスSDL1およびSDL2に振り分け る。これにより、各水平画素アレイ分のRGB画素デー 40 タSDは8プロックに区分され、4奇数プロックがデー 夕供給パスSDL1を介してそれぞれドライバ部XT 1, XT3, XT5, およびXT7に供給され、4偶数 プロックがデータ供給パスSDL2を介してそれぞれド ライパ部XT2, XT4, XT6, およびXT8に供給 される。

【0024】図5は上述のように構成されるフラットパ ネル表示装置の動作を示す。各水平走査期間はデータ供 給期間 (=28×800/1024μs) とプランキン グ期間 (= 28×224/1024μs) とで構成さ

14

れ、1水平画素アレイを構成する画素数に相当する80 0個の18ピットRGB画素データがこのデータ供給期 間に順次外部から液晶コントローラ16に供給される。 これら800個のRGB画素データSDはセレクタWS により100個ずつ区分され、ドライバ部XT1、XT 2, …, XT8にそれぞれ割り当てられる8個のRGB 画素データプロックDB1-DB8となる。メモリM 1, M2およびM3はこれらRGB画素データプロック DB1-DB8を順次格納する。RGB画素データプロ ックDB1-DB8の各々はデータ供給期間の1/8、 すなわち28×100/1024μsに等しい1プロッ ク期間 (= t) においてメモリM1, M2およびM3の 1つに書込まれる。すなわち、RGB画素データブロッ クDB1-DB3は例えばメモリM1, M2, およびM 3に順次書込まれる。これらメモリM1, M2, および M3は、後続のRGB画素データプロックDB4-DB 8を順次格納するために繰り返し用いられる。

【0025】メモリM1-M3からの読出しはメモリM 1-M3への書込みが上述のように行われる一方で行わ れる。この読出では、RGB画素データプロックDB1 - DB8のうちの連続する2つが2プロック期間(=2 t) において並列的に読出される。すなわち、RGB画 素データプロックDB1およびDB2が最初の2プロッ ク期間 (=2t) においてメモリM1およびM2から並 列的に読出され、RGB画素データブロックDB3およ びDB4が次の2プロック期間 (=2t) においてメモ リM3およびM1から並列的に読出され、RGB画素デ ータプロックDB5およびDB6が次の2プロック期間 (=2t) においてメモリM2およびM3から並列的に 読出され、RGB画素データプロックDB7およびDB 8が次の2プロック読出期間 (=2t) においてメモリ M1およびM2から並列的に読出される。

【0026】このように並列的に読出されたRGB画素 データブロックDB1およびDB2、DB3およびDB 4, DB5およびDB6, 並びにDB7およびDB8は リードセレクタRSを介してデータ供給パスSDL1お よびSDL2に振り分けられる。すなわち、奇数RGB 画素データブロックDB1, DB3, …, DB7は奇数 ドライバ部XT1, XT3, …, XT7に接続されるデ ータ供給パスSDL1に供給され、偶数RGB画索デー タプロックDB2, DB4, ···, DB8は偶数ドライバ 部XT2, XT4, …, XT8に接続されるデータ供給 パスSDL2に供給される。

【0027】ところで、メモリM1-M3の各々は10 0ワード×18ビットのメモリ容量しか持たないため、 1プロック分を越えるRGB画素データを格納できな い。このため、このシーケンスコントローラSCは2R GB画素データプロックの連続的な書込終了前にこれら 2 R G B 画素データプロックの並列的な読出を開始し、 50 これら2RGB画素データブロックの並列的な読出終了

前に後続の2RGB画素データブロックの連続的な書込 みを開始し、各RGB画素データの書込みが読出しに追 い越されないようにデータ分配回路DSTを制御する。

【0028】例えばメモリM1に関し、RGB画素デー タブロックDB1は1プロック期間(= t)わたって書 込まれた後、Δtの期間だけ遅れて2ブロック期間(= 2 t) にわたって読出される。すなわち、RGB画素デ ータブロックDB4の書込みは、RGB画素データブロ ックDB1の読出終了よりも Δ t の期間だけ早く開始さ れる。しかしながら、メモリM1は、RGB画素データ 10 ブロックDB4の書込開始時点で、RGB画素データブ ロックDB1の読出しは既に開始されているため、プロ ックDB4のRGB画素データはプロックDB1のRG B画素データが既に読出されたメモリ領域に順次書込ま れる。従って、メモリM1は与えられたメモリ容量の範 囲でRGB画素データブロックDB4をも格納すること ができる。ちなみに、RGB画素データブロックDB4 も書込終了後 Δ tの期間だけ遅れて読出される。この Δ tは1クロックの期間 (=27.7ns) から99クロ ックの期間(=2. 75μ s)までの任意の期間、例え 20 ば160mgに設定されるため、各RGB画素データの 書込みが読出しに追い越されることがない。

【0029】従って、メモリM1-M3のメモリ容量が 各々100ワード×18ピットであっても、1水平画素 アレイ分のRGB画素データをドライバ部XT1-XT 8 で処理される100個ずつのプロックでこれらメモリ M1-M3のうちの1つにデータ供給レートで書込み、 連続する2プロックずつメモリM1-M3のうちの2つ からデータ供給レートの半分のレートで並列的に読出し データ供給バスSDL1およびSDL2に分配すること ができる。すなわち、奇数RGB画素データブロックD B 1, D B 3, …, D B 7 および偶数 R G B 画素データ プロックDB2, DB4, …, DB8はそれぞれ奇数ド ライバ部XT1,XT3,…,XT7に接続されたデー 夕供給パスSDL1および偶数ドライバ部XT2,XT 4, …, XT8に接続されたデータ供給パスSDL2に 供給される。これにより、RGB画素データブロックD B1およびDB2がドライバ部XT1およびXT2によ って並列的に処理され、RGB画素データブロックDB 3 およびDB 4 がドライバ部XT 3 およびXT 4 によっ て並列的に処理され、RGB画素データブロックDB5 およびDB6がドライバ部XT5およびXT6によって 並列的に処理され、RGB画素データブロックDB7お よびDB8がドライバ部XT7およびXT8によって並 列的に処理される。

【0030】例えばドライバ部XT1およびXT2はR GB画素データブロックDB1およびDB2が並列的に データ供給バスSDL1およびSDL2に供給される間 において次の処理を行なう。

16

路SRの第1から第100段がクロックパルスCKに応 答してスタートパルスSTを交代で格納する。選択回路 SAはスタートパルスSTを格納した段からの信号に応 答し、順次データ供給パスSDL1にRGB画素データ プロックDB1として供給される100個のRGB画素 データのうちの対応する1個を選択し、このRGB画素 データに含まれる3画素データ(すなわち、各々6ピッ トで構成されるR画素データ、G画素データ、B画素デ ータ)をラッチ回路LA1に同時に供給する。ラッチ回 路LA1は100個のRGB画素データに対応して選択 回路SAから順次供給される画素データをそれぞれラッ **チし、これらをラッチ回路LA2に供給する。ラッチ回** 路LA2はロードパルスLDに応答してラッチ回路LA 1からの全画素データを一度にラッチし、デジタル-ア ナログ変換器D/Aに供給する。デジタルーアナログ変 換器D/Aはこれら画素データをそれぞれ画素信号電圧 に変換して信号線X1-X300に供給する。

【0032】ドライバ部XT2では、シフトレジスタ回 路SRの第1から第100段がクロックパルスCKに応 答してスタートパルスSTを交代で格納する。選択回路 SAはスタートパルスSTを格納した段からの信号に応 答し、順次データ供給バスSDL2にRGB画素データ プロックDB2として供給される100個のRGB画素 データのうちの対応する1個を選択し、このRGB画素 データを3回素分の回素データ(各々6ビットのR画素 データ、G画素データ、B画素データ)をラッチ回路L A1に同時に供給する。ラッチ回路LA1は100個の RGB画素データに対応して選択回路SAから順次供給 される画素データをそれぞれラッチし、これらをラッチ 回路LA2に供給する。ラッチ回路LA2はロードパル スLDに応答してラッチ回路LA1からの全画素データ を一度にラッチし、デジタルーアナログ変換器D/Aに 供給する。デジタル-アナログ変換器D/Aはこれら画 素データをそれぞれ画素信号電圧に変換し信号線X30 1-X600に供給する。

[0033] 他のドライバ部XT3およびXT4、XT 5 およびXT6、並びにXT7およびXT8も上述と同 様に並列的に動作する。クロックパルスCKは奇数ドラ イバ部XT1, XT3, …, XT7と偶数ドライバ部X T2, XT4, …, XT8とがこのように並列的に動作 するため、これらが並列的に動作しない場合の1/2の 周波数で発生される。従って、ドライバ部XT1-XT 8の動作速度はこのクロックパルス C K の周波数に対応 して低減される。

【0034】以上のように、本実施例のフラットパネル 液晶表示装置によれば、1水平画素アレイ分のRGB画 素データが14kビット (2400×6ビット) の情報 量であるにもかかわらず、5. 4 k ビット(3×1 0 0 ×18ビット)といった非常に小さいメモリM1-M3 【0031】ドライバ部XT1では、シフトレジスタ回 50 の合計メモリ容量でドライバ部XT1-XT8の動作速

度を半分に低減するプロック駆動が可能となる。このた め、安価な小規模プログラマブルロジックアレイで液晶 コントローラ16を構成することができ、表示装置の製 造コストを低減できる。さらに、クロックパルスCKの 周波数が1/2に低減されるため、低速タイプのシフト レジスタ回路SRをドライパ部XT1-XT8の各々に おいて用いることができる。これは、表示装置の消費電 力を低減するために有効である。

【0035】尚、上述の実施例では、1水平画素アレイ 分のRGB画素データSDがドライバ部数に対応して8 10 ブロックに区分されるが、例えば10個のドライバ部が 設けられる場合には、1水平画素アレイ分のRGB画素 データSDが10プロックに区分される。これにより、 メモリM1-メモリM3の各々に設けられる18ビット メモリ領域の数を80個に低減できる。また、ドライバ 部数はデータ供給パス数のp(pは2以上の正の整数) 倍に設定されることが望ましい。)

また、上述の実施例では、3個のメモリM1-M3が奇 数ドライバ部と偶数ドライバ部とを並列的に駆動するた めに設けられた。しかし、これらドライバ部を3以上の 20 グループまたはプロックに分割して並列的に駆動しても よい。この場合、メモリM1-M3もこれらグループ数 に対応して増大しなくてはならないが、クロックパルス CKの周波数は1/グループ数に低減できる。従って、 シフトレジスタ回路SRの動作速度を一層低減できる。 例えば1水平画素アレイが3072個の画素電板を含む 場合、各々192本の信号線を駆動する16個のドライ パ部を設け、これらを4データ供給パスにより4グルー プに分割することが考えられる。この場合、各々64個 水平画素アレイ分のRGB画素データを対応する16ブ ロックに区分して4プロック毎にこれら4データ供給バ スに分配すればよい。これはドライバ部およびメモリ数 を増大させるが、16個のドライバ部が4グループに分 割されない場合の1/4にクロックパルスCKの周波数 を低減できるため、シフトレジスタ回路SRの動作速度 および消費電力をこれに対応して低減させることができ

【0036】本実施例では、ドライバ部XT-XT8が 集積回路としてそれぞれフレキシブルな配線フィルムX 40 F上に固定される。しかし、この集積回路は異方性導電 膜等を用いて液晶パネル3のアレイ基板101上に固定 され、アレイ基板101上でデータ供給パスSDL1お よびSDL2に接続されてもよい。この場合、信号線駆 助回路基板 5 A が不要となるため、表示領域 2 の外側部 分の寸法を低減できる。また、信号線駆動回路12が液 晶パネル3の製造工程で多結晶シリコン等を用いて信号 線103に接続されるようにアレイ基板101上に形成 されれば、液晶パネル3の製造後に信号線103と信号 線駆動回路12とを接続する面倒な作業を省略できる。

18

【0037】図6は図4に示す液晶コントローラの変形 例を示す。この変形例では、セレクタE〇、奇数メモリ OM、および偶数メモリEMがデータ分配回路DSTに さらに設けられる。セレクタEOはシーケンスコントロ ーラSCから供給される制御信号PSの制御によって制 御され、外部から順次供給されるRGB画素データを交 互に奇数メモリOMおよび偶数メモリEMに供給する。 奇数メモリOMおよび偶数メモリEMは各々1RGB画 **素データを格納する18ピットメモリであり、セレクタ** EOからそれぞれ供給されるRGB画素データを格納 し、セレクタWSに供給する。セレクタWSは奇数メモ リOMおよび偶数メモリEMからそれぞれ供給される2 ワードのRGB画素データをメモリM1-M3のうちの 1つに供給する。メモリM1-M3の各々は図4に示す ものと同一メモリ容量となる50個の36ピットメモリ 領域を有し、セレクタWSから順次供給される50個の 2ワードRGB画索データを1プロックとして格納す る。セレクタRSはメモリM1, M2, およびM3のう ちの2つから並列的に読出される2プロックの2ワード RGB画素データをデータ供給パスSDL1およびSD L2に振り分ける。

【0038】この場合、データ供給パスSDL1および SDL2のピット数が32ピットに設定され、シフトレ ジスタ回路SRの段数がドライバ部XT1-XT8の各 々において50に設定され、クロックパルスCKの周波 数が上述の実施例の1/2に設定される。従って、選択 回路SAはスタートパルスSTを格納した段からの信号 に応答し、RGB画素データプロックDB1として順次 データ供給パスSDL1に供給される50個の2ワード の18ビットメモリ領域を持つ7個のメモリを用い、1 30 RGB画素データのうちの対応する1個を選択し、この RGB画素データを6画素分の画素データ(各々6ビッ トの第1R画素データ、第1G画素データ、第1B画素 データ、第2R画素データ、第2G画素データ、および 第2B画素データ) に分割してラッチ回路LA1に同時 に供給する。

> 【0039】この変形例によれば、データ分配回路DS Tにおいて合計メモリ容量が32ビット増大するが、デ ータ供給パスSDL1およびSDL2のピット数が2倍 になるため、シフトレジスタ回路SRの段数がドライバ 部XT1-XT8の各々において半分となる。従って、 シフトレジスタ回路SRの動作速度および消費電力をさ らに低減できる。

> 【0040】次に本発明の第2実施例に係るフラットパ ネル表示装置を説明する。この表示装置は図3に示す信 号線駆動回路12および図4に示す液晶コントローラ1 6を除いて第1実施例と同様に構成される。信号線駆動 回路12については、上述の変形例の構成と同様であ る。図7は第2実施例に係るフラットパネル表示装置の 液晶コントローラ16を示す。この液晶コントローラ1 6は第1実施例と同様に外部から順次供給されるRGB

50

画素データSDをデータ供給バスSDL1およびSDL 2に振り分けるデータ分配回路DSTと、このデータ分配回路DSTの動作を制御すると共に、走査線駆動回路 14に供給される制御信号YSELおよび信号線駆動回路12に供給されるスタートパルスST、クロックパルスCK、およびロードパルスLD等の制御信号を発生するシーケンスコントローラSCとを有する。

【0041】データ分配回路DSTはセレクタEO、奇 数メモリOM、偶数メモリEM、セレクタWS、メモリ M1およびM2、並びにセレクタRSを有する。セレク 10 タEOは外部から順次供給されるRGB画素データを交 互に奇数メモリOMおよび偶数メモリEMに供給する。 奇数メモリOMおよび偶数メモリEMは各々1RGB画 素データを格納する18ピットメモリであり、セレクタ EOからそれぞれ供給されるRGB画素データを格納 し、セレクタWSに供給する。セレクタWSは奇数メモ リOMおよび偶数メモリEMからそれぞれ供給される2 **ワードのRGB画素データをメモリM1およびM2のう** ちの1つに供給する。メモリM1およびM2の各々は図 6に示す50個の36ビットメモリ領域にさらに1個の 36ビットメモリ領域を加えたメモリ容量を有し、セレ クタWSから順次供給される50個の2ワードRGB画 素データを1プロックとして格納する。 セレクタRSは メモリM 1 およびM 2 から並列的に読出される 2 ブロッ クの2ワードRGB画素データSDをデータ供給パスS DL1およびSDL2に振り分ける。

【0042】上述のセレクタE〇、セレクタWS、メモ リM1およびM2、並びにセレクタRSの動作を制御す るため、シーケンスコントローラSCは制御信号PS、 書込制御信号WM1およびWM2、書込アドレス信号W ADRS、読出制御信号RM1およびRM2、読出アド レス信号RADRS1およびRADRS2、並びに制御 信号S1およびS2を発生する。制御信号PSはセレク 夕E〇に供給される。書込制御信号WM 1 およびWM 2 はセレクタWSに共通に供給されると共にメモリM1お よびM2にそれぞれ供給される。書込アドレス信号WA DRSはメモリM1およびM2に共通に供給され、読出 アドレス信号RADRS1およびRADRA2はメモリ M1およびM2にそれぞれ供給される。読出制御信号RM 1 およびR M 2 はメモリM 1 およびM 2 にそれぞれ供 給される。制御信号S1およびS2はセレクタRSに共 通に供給される。

【0043】シーケンスコントローラSCはメモリM1およびM2を1つずつ書込動作させるために書込制御信号をWM1、WM2、WM2、WM1、WM1、WM2 …という順序で発生する。セレクタWSはメモリM1およびM2の一方を上述の書込制御信号に基づいて選択し、選択メモリに奇数メモリOMおよび偶数メモリEMから順次供給される2ワードRGB画素データSDを供給する。書込制御信号WM1およびWM2は50個の2

20

ワードRGB画素データSDの供給毎に更新される。選 択メモリはセレクタWSから順次供給される2ワードR GB画素データSDを書込アドレス信号WADRSによ って指定される書込メモリ領域に格納する。書込アドレ ス信号WADRSは2ワードRGB画素データSDの供 給レートに対応するサイクルで更新され、50個のRG B画素データSDが第1番目から第50番目までのメモ リ領域または第2番目から第51番目までのメモリ領域 にそれぞれ書込まれる。これら書込メモリ領域の範囲は 交互に用いられる。さらにシーケンスコントローラSC はこうして書込動作が行われる一方でメモリM1および M 2 を読出動作させるために読出制御信号RM 1 および RM2を発生する。これら2メモリの各々は対応読出ア ドレス信号RADRS1またはRADRS2によって指 定される読出メモリ領域から2ワードRGB画素データ SDを読出し、これをセレクタRSに供給する。読出ア ドレス信号RADRS 1 およびRADRS 2 はセレクタ WSからの2ワードRGB画素データSDの供給レート の約半分に対応するサイクルで更新され、メモリM1お よびM2の一方の第1番目から第50番目までのメモリ 20 領域に書込まれた50個の2ワードRGB画素データS DおよびメモリM1およびM2の他方の第2番目から第 51番目までのメモリ領域に書込まれた50個の2ワー ドRGB画素データSDを順次読出ささせる。セレクタ RSは制御信号S1およびS2の制御によりメモリM1 およびM2から並列的に読出される2ブロックのRGB 画素データSDをこれらが供給されるべき奇数ドライバ 部および偶数ドライバ部に対応するデータ供給パスSD L 1 およびSDL 2 に振り分ける。これにより、各水平 画素アレイ分の2ワードRGB画素データSDは8プロ ックに区分され、4奇数プロックがデータ供給バスSD L1を介してそれぞれドライバ部XT1, XT3, XT 8, およびXT7に供給され、4偶数ブロックがデータ 供給パスSDL2を介してそれぞれドライバ部XT2, XT4, XT6, およびXT8に供給される。

【0044】図8は上述のように構成されるフラットパネル表示装置の動作を示す。ここでは、この動作の理解を容易にするため1水平画素アレイが80個の画素で構成され、ドライバ部XT1、XT2、…、XT8が各々10本の信号線を駆動すると仮定する。この場合、メモリM1およびM2の各々は5個の36ビットメモリ領域に加えて1個の36ビットメモリ領域を持たなくてはならない。

【0045】1水平画素アレイを構成する画素数に相当する80個のRGB画素データSDが順次外部から液晶コントローラ16に供給されると、これら80個のRGB画素データSDはセレクタEOによって交互に奇数メモリOMおよび偶数メモリEMに供給される。奇数メモリOMおよび偶数メモリEMはセレクタEOから供給されるRGB画素データSDを格納し、セレクタWSに供

給する。セレクタWSは奇数メモリOMおよび偶数メモ リEMから順次供給される2ワードのRGB画素データ を5個ずつ区分し、ドライバ部XT1, XT2, …, X T8にそれぞれ割り当てられる8個のRGB画素データ プロックDB1-DB8とする。メモリM1およびメモ リM2はこれらRGB画素データプロックDB1-DB 8を選択的に格納する。RGB画素データプロックDB 1-DB8の各々はデータ供給期間の1/8に等しい1 プロック期間 (= t) においてメモリM1およびM2の 1つに書込まれる。

【0046】すなわち、RGB画素データブロックDB 1, DB2, DB3, DB4, DB5, DB6, DB 7, およびDB8はメモリM1, M2, M2, M1, M 1, M2, M2, およびM1にそれぞれ書込まれる。奇 数RGB画素データプロックDB1, DB3, DB5, およびDB7はぞれぞれメモリM1, M2, M1, およ びM2においてアドレス0-4までのメモリ領域に格納 され、偶数RGB画素データプロックDB2, DB4, DB6, およびDB8はメモリM2, M1, M2, およ びM1においてアドレス1-5までのメモリ領域に格納 20 される。

【0047】メモリM1およびM2からの読出しはメモ リM1およびM2への書込みが上述のように行われる一 方で行われる。この読出では、RGB画素データブロッ クDB1-DB8のうちの連続する2つが2プロック期 間(=2t)において並列的に読出される。すなわち、 RGB画素データプロックDB1およびDB2が最初の 2プロック期間 (= 2 t) においてメモリM1およびM 2から並列的に読出され、RGB画素データプロックD B3およびDB4が次の2プロック期間 (=2t) にお 30 いてメモリM2およびM1から並列的に読出され、RG B画素データプロックDB5およびDB6が次の2プロ ック期間 (=2t) においてメモリM1およびM2から 並列的に読出され、RGB画素データブロックDB7お よびDB8が次の2プロック読出期間(=2t)におい てメモリM2およびM1から並列的に読出される。

【0048】このように並列的に読出されたRGB画素 データプロックDB1およびDB2、DB3およびDB 4、DB5およびDB6、並びにDB7およびDB8は リードセレクタRSを介してデータ供給パスSDL1お 40 よびSDL2に振り分けられる。すなわち、奇数RGB 画素データプロックDB1, DB3, …, DB7奇数ド ライパ部XT1, …, XT7に接続されるデータ供給バ スSDL1に供給され、偶数RGB画素データブロック DB2, DB4, …, DB8は偶数ドライパ部XT2, …, XT8に接続されるデータ供給パスSDL2に供給 される。

【0049】ところで、このシーケンスコントローラS Cは2RGB画素データプロックの連続的な書込終了前

開始し、これら2RGB画素データプロックの並列的な 読出終了前に後続の2RGB画素データプロックの連続 的な鸖込みを開始し、各RGB画案データの鸖込みが読 出しに追い越されないようにデータ分配回路DSTを制 御する。さらに、メモリM1およびM2の各々は2ワー ドRGB画素データ分だけ余分にメモリ領域を有するた め、読出アドレスと書込アドレスとがオーバーラップす ることが避けられる。

【0050】例えばRGB画素データプロックDB1は 10 第1プロック期間においてメモリM1に書込まれ、RG B画素データプロックDB2は第2プロック期間におい てメモリM2に書込まれる。これらRGB画案データブ ロックDB1およびDB2はメモリM1およびM2から 第2および第3プロック期間において並列的に読出され る。メモリM2は第2プロック期間においてRGB画素 データプロックDB2を書込むと共にこれを読出すため に用いられる。しかし、読出開始は1個の2ワードRG B画素データを格納するために要する期間に対応する△ tの期間だけ遅らされる。このため、プロックDB2に 含まれる第1の2ワードRGB画素データをアドレス1 に書込んだ後、この2ワードRGB画素データを読出す ことができる。

【0051】また、メモリM2は第3プロック期間にお いてRGB画素データプロックDB2を読出し、RGB 画素データブロックDB3を書込みために用いられる。 しかし、RGB画素データブロックDB2を格納するメ モリ領域の範囲とRGB画素データブロックDB3を格 納するメモリ領域の範囲とが1メモリ領域分ずれている ため、プロックDB2に含まれる最終の2ワードRGB 画素データをアドレス5のメモリ領域から読出し、プロ ックDB3に含まれる最終の2ワードRGB画素データ はアドレス4のメモリ領域に書込むことができる。

【0052】実際の表示装置では、1水平画素アレイが 2400個の画素で構成され、ドライバ部XT1, XT 2. ··· XT8が各々300本の信号線を駆動する。こ のため、メモリM1およびM2は各々50個の36ビッ トメモリ領域にさらに1個の36ビットメモリ領域を持 つ。しかし、この表示装置の動作は基本的に同様であ

【0053】従って、メモリM1およびM2のメモリ容 量が各々50ワード×36ピットであっても、1水平画 素アレイ分の2ワードRGB画素データをドライバ部X T1-XT8で処理される50個ずつのプロックでこれ **らメモリM1およびM2のうちの1つにデータ供給レー** トで書込み、連続する2プロックずつメモリM1および M2のうちの2つからデータ供給レートの半分のレート で並列的に読出しデータ供給パスSDL1およびSDL 2に分配することができる。すなわち、奇数RGB画素 データプロックDB1、DB3、…, DB7および偶数 にこれら2RGB画素データブロックの並列的な読出を 50 RGB画素データブロックDB2, DB4, …, DB8

はそれぞれ奇数ドライバ部XT1, XT3, …, XT7 に接続されたデータ供給バスSDL1および偶数ドライバ部XT2, XT4, …, XT8に接続されたデータ供給バスSDL2に供給される。これにより、RGB画素データブロックDB1およびDB2がドライバ部XT1 およびXT2によって並列的に処理され、RGB画素データブロックDB3およびDB4がドライバ部XT3およびXT4によって並列的に処理され、RGB画素データブロックDB5およびDB6がドライバ部XT5およびXT6によって並列的に処理され、RGB画素データブロックDB7およびDB8がドライバ部XT7およびXT8によって並列的に処理される。

【0054】第2実施例では、外部から順次供給される RGB画素データが1画素プロックの画素数に対応する 数毎に画素データブロックとして区分され、2画素デー タブロックがメモリM1およびM2に順次書込まれ、こ の書込中にこれらメモリM 1 およびM 2 に格納された 2 画素データプロックが並列的に読出され、これら2画素 データプロックがデータ供給パスSDL1およびSDL 2のうちの対応するものにそれぞれ供給される。従っ て、メモリM1およびM2の合計メモリ容量は1水平画 素アレイ分の画素データをすべて格納するために必要な メモリ容量の1/2よりも十分少なくなる。 さらに、こ のメモリ容量は1水平画素アレイ分の画素データ数およ び画素データのワード長に大きく依存しない。これは、 メモリ容量を維持しながらこれらデータ数およびワード 長を増大することを可能にする。この結果、フラットパ ネル表示装置の製造コストが水平画素アレイのプロック 駆動のために上昇するのを防止できる。

【0055】特にこの実施例によれば、メモリ領域数を メモリM1およびM2の各々において"1"だけ増大さ せるが、この代わりに図4に示すメモリM3を不要にす ることができる。

【0056】尚、セレクタEO、奇数メモリOM、および偶数メモリEMはドライバ部XT1-XT8の動作速度をさらに低減しなくてもよい場合に省略可能である。

24

この場合、メモリM1およびM2の各メモリ領域はRG B画素データを格納するために18ビットで構成され る。

[0057]

【発明の効果】以上のように、本発明のフラットパネル表示装置およびその駆動方法は各水平画素アレイをプロック駆動するために必要なメモリ容量を小規模に維持できる。

【図面の簡単な説明】

【図1】図1は本発明の第1実施例に係るフラットパネ ル表示装置の構成を概略的に示す平面図である。

【図2】図2は図1に示す液晶パネルの断面図である。

【図3】図3は図1に示す信号線駆動基板および配線フィルム上に形成される信号線駆動回路の一部を示すプロック図である。

【図4】図4は図1に示す制御回路基板上に形成される 液晶コントローラを示すプロック図である。

【図 5】図 5 は図 1 に示すフラットパネル表示装置の動作を説明するためのタイムチャートである。

20 【図 6】図 6 は図 4 に示す液晶コントローラの変形例を 示すプロック図である。

【図7】図7は本発明の第2実施例に係るフラットパネル表示装置の液晶コントローラを示すプロック図である。


【図8】図8は図7に示す液晶コントローラによって制御される第2実施例のフラットパネル表示装置の動作を説明するための図である。

【図9】図9は図7に示す液晶コントローラによって制御される第2実施例のフラットパネル表示装置の動作を説明するための図である。


【符号の説明】

3…表示パネル、XT1-XT8…ドライバ部、SDL 1, SDL2…データ供給パス、16…液晶コントロー ラ、M1-M3…メモリ、DST…データ分配回路、S C…シーケンスコントローラ。


[図2]




【図1】




[図3]







[図5]




【図6】



【図7】





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

